Xilinx

ZynqでHDMI入力とVGA出力を試す

元旦だがZynqで画面の入出力について試したので書く。VGAに関しては自力で出力するものを作ったがDigilentが提供しているIPの存在を知ったのでこちらを使って実装した。DigilentInc/vivado-library · GitHub rgb2vga vivado-library/rgb2vga_v1_0.pdf at mas…

ZynqでVivado HLSで作ったIPからスイッチ入力させる

前回 ZynqでVerilogで作ったIPからLEDを光らせる - 今日やったこと でVerilogから言わばAXI-GPIOが実装できたので今度はVivado HLSからAXI-GPIOを作成してみる。memcpyは以前実装したが、Directiveが両方S_AXIだったことなど理解に足りない部分があったので…

ZynqでVerilogで作ったIPからLEDを光らせる

前回 ZynqでAXI-GPIOとVivado HLSでのIP作成を試す - 今日やったこと の時はHLS及びAXI-GPIOでLEDを光らせていたのでVerilogからLEDを光らせる。殆どのことは 3. Zynq LEDのIPコアを作り接続する – yuki-sato.com を参考にした。myIPの雛形でAXIでの各タイミ…

Xilinx SDKでプロジェクトがビルド出来ない

コードを書いても.elfが生成されない、おそらくビルドできていない。調べてみるとパス中にカッコやスペースがあるとダメという話に行き着いた。 Make: Interrupt/Exception caught (code=0xc0000fd, addr=0x4227d3)http://japan.xilinx.com/support/answers/…